  L   8  I   (            N  Id                                                                      ,Freescale i.MX8QM MEK            2fsl,imx8qm-mek fsl,imx8qm      aliases          =/bus@5b000000/mmc@5b010000           B/bus@5b000000/mmc@5b020000           G/bus@5b000000/mmc@5b030000           L/bus@5a000000/serial@5a060000            T/bus@5a000000/serial@5a070000            \/bus@5a000000/serial@5a080000            d/bus@5a000000/serial@5a090000         cpus                                 cpu@0            lcpu          2arm,cortex-a53           x                 |psci                            @                                    @                              cpu@1            lcpu          2arm,cortex-a53           x                |psci                            @                                    @                              cpu@2            lcpu          2arm,cortex-a53           x                |psci                            @                                    @                              cpu@3            lcpu          2arm,cortex-a53           x                |psci                            @                                    @                              l2-cache0            2cache                                       @                              l2-cache1            2cache                                       @                     interrupt-controller@51a00000            2arm,gic-v3        P   x    Q             Q             R               R             R                                     -      	                                  pmu          2arm,armv8-pmuv3         -               psci             2arm,psci-1.0             smc       timer            2arm,armv8-timer       0  -                                 
         system-controller            2fsl,imx-scu         8tx0 rx0 gip3          $  C                                 power-controller             2fsl,imx8qm-scu-pd fsl,scu-pd            J                     clock-controller             2fsl,imx8qm-clk fsl,scu-clk          ^                     pinctrl          2fsl,imx8qm-iomuxc      fec1grp         k                                                                                                                                                              lpuart0grp          k                                	      usdhc1grp           k         A          !          !          !          !          !          !          !          !          !          A                  usdhc2grp         T  k         A          !          !          !          !          !          !                     rtc          2fsl,imx8qxp-sc-rtc           bus@58000000             2simple-bus                                   tX       X         clock-img-ipg            2fixed-clock         ^            {         img_ipg_clk                   jpegdec@58400000             xX@           0  -      5         6         7         8                                per ipg                                      (                                 %   2nxp,imx8qm-jpgdec nxp,imx8qxp-jpgdec          jpegenc@58450000             xXE           0  -      1         2         3         4                                per ipg                                      (                                 %   2nxp,imx8qm-jpgdec nxp,imx8qxp-jpgenc          clock-controller@585d0000            2fsl,imx8qxp-lpcg             xX]             ^                                      0  img_jpeg_dec_lpcg_clk img_jpeg_dec_lpcg_ipg_clk                                clock-controller@585f0000            2fsl,imx8qxp-lpcg             xX_             ^                                      0  img_jpeg_enc_lpcg_clk img_jpeg_enc_lpcg_ipg_clk                                   bus@5a000000             2simple-bus                                   tZ       Z         clock-dma-ipg            2fixed-clock         ^            {'         dma_ipg_clk                   serial@5a060000          xZ             -                                     	  ipg baud                  9        okay          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart            default            	      serial@5a070000          xZ             -                     
      
          	  ipg baud                  :      	  disabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          serial@5a080000          xZ             -                                     	  ipg baud                  ;      	  disabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          serial@5a090000          xZ	             -                                     	  ipg baud                  <      	  disabled          %   2fsl,imx8qm-lpuart fsl,imx8qxp-lpuart          clock-controller@5a460000            2fsl,imx8qxp-lpcg             xZF             ^                 9                           '  uart0_lpcg_baud_clk uart0_lpcg_ipg_clk                9                  clock-controller@5a470000            2fsl,imx8qxp-lpcg             xZG             ^                 :                           '  uart1_lpcg_baud_clk uart1_lpcg_ipg_clk                :            
      clock-controller@5a480000            2fsl,imx8qxp-lpcg             xZH             ^                 ;                           '  uart2_lpcg_baud_clk uart2_lpcg_ipg_clk                ;                  clock-controller@5a490000            2fsl,imx8qxp-lpcg             xZI             ^                 <                           '  uart3_lpcg_baud_clk uart3_lpcg_ipg_clk                <                  i2c@5a800000             xZ    @         -                                       per ipg               `           n6               `      	  disabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a810000             xZ    @         -                                       per ipg               a           n6               a      	  disabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a820000             xZ    @         -                                       per ipg               b           n6               b      	  disabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        i2c@5a830000             xZ    @         -                                       per ipg               c           n6               c      	  disabled          #   2fsl,imx8qm-lpi2c fsl,imx7ulp-lpi2c        clock-controller@5ac00000            2fsl,imx8qxp-lpcg             xZ             ^                 `                              i2c0_lpcg_clk i2c0_lpcg_ipg_clk               `                  clock-controller@5ac10000            2fsl,imx8qxp-lpcg             xZ             ^                 a                              i2c1_lpcg_clk i2c1_lpcg_ipg_clk               a                  clock-controller@5ac20000            2fsl,imx8qxp-lpcg             xZ             ^                 b                              i2c2_lpcg_clk i2c2_lpcg_ipg_clk               b                  clock-controller@5ac30000            2fsl,imx8qxp-lpcg             xZ             ^                 c                              i2c3_lpcg_clk i2c3_lpcg_ipg_clk               c                  clock-controller@5a4a0000            2fsl,imx8qxp-lpcg             xZJ             ^                 =                           '  uart4_lpcg_baud_clk uart4_lpcg_ipg_clk                =         bus@5b000000             2simple-bus                                   t[       [         clock-conn-axi           2fixed-clock         ^            {CU        conn_axi_clk                      clock-conn-ahb           2fixed-clock         ^            {	!        conn_ahb_clk          clock-conn-ipg           2fixed-clock         ^            {        conn_ipg_clk                      mmc@5b010000            -                   x[                                        ipg ahb per                       okay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          default                                         !         )      mmc@5b020000            -                   x[                                        ipg ahb per                       7           L           okay          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc          default                               \           h                 q                mmc@5b030000            -                   x[                                        ipg ahb per                     	  disabled          3   2fsl,imx8qm-usdhc fsl,imx8qxp-usdhc fsl,imx7d-usdhc        ethernet@5b040000            x[           0  -                                                                               ipg ahb enet_clk_ref ptp                                      沀sY@        z                                    okay             2fsl,imx8qm-fec fsl,imx6sx-fec           default                  	  rgmii-id                           mdio                                 ethernet-phy@0           2ethernet-phy-ieee802.3-c22           x                      ethernet-phy@1           2ethernet-phy-ieee802.3-c22           x               ethernet@5b050000            x[           0  -                                                                              ipg ahb enet_clk_ref ptp                                      沀sY@        z                                  	  disabled             2fsl,imx8qm-fec fsl,imx6sx-fec         clock-controller@5b200000            2fsl,imx8qxp-lpcg             x[              ^                                                  9  sdhc0_lpcg_per_clk sdhc0_lpcg_ipg_clk sdhc0_lpcg_ahb_clk                                    clock-controller@5b210000            2fsl,imx8qxp-lpcg             x[!             ^                                                  9  sdhc1_lpcg_per_clk sdhc1_lpcg_ipg_clk sdhc1_lpcg_ahb_clk                                    clock-controller@5b220000            2fsl,imx8qxp-lpcg             x["             ^                                                  9  sdhc2_lpcg_per_clk sdhc2_lpcg_ipg_clk sdhc2_lpcg_ahb_clk                                    clock-controller@5b230000            2fsl,imx8qxp-lpcg             x[#             ^         0                                                                         enet0_lpcg_timer_clk enet0_lpcg_txc_sampling_clk enet0_lpcg_ahb_clk enet0_lpcg_rgmii_txc_clk enet0_lpcg_ipg_clk enet0_lpcg_ipg_s_clk                                    clock-controller@5b240000            2fsl,imx8qxp-lpcg             x[$             ^         0                                                                         enet1_lpcg_timer_clk enet1_lpcg_txc_sampling_clk enet1_lpcg_ahb_clk enet1_lpcg_rgmii_txc_clk enet1_lpcg_ipg_clk enet1_lpcg_ipg_s_clk                                       bus@5d000000             2simple-bus                                   t]       ]         clock-lsio-mem           2fixed-clock         ^            {         lsio_mem_clk          clock-lsio-bus           2fixed-clock         ^            {         lsio_bus_clk                       gpio@5d080000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d090000            x]	             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0a0000            x]
             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0b0000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0c0000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio                    gpio@5d0d0000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0e0000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        gpio@5d0f0000            x]             -                                                                         2fsl,imx8qm-gpio fsl,imx35-gpio        mailbox@5d1b0000             x]             -                           	  disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1c0000             x]             -                           ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu                   mailbox@5d1d0000             x]             -                           	  disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1e0000             x]             -                           	  disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d1f0000             x]             -                           	  disabled          ,   2fsl,imx8-mu-scu fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d200000             x]              -                                         	  disabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d210000             x]!             -                                         	  disabled             2fsl,imx8qm-mu fsl,imx6sx-mu       mailbox@5d280000             x](             -                                            2fsl,imx8qm-mu fsl,imx6sx-mu       clock-controller@5d400000            2fsl,imx8qxp-lpcg             x]@             ^         4                                                                        h  pwm0_lpcg_ipg_clk pwm0_lpcg_ipg_hf_clk pwm0_lpcg_ipg_s_clk pwm0_lpcg_ipg_slv_clk pwm0_lpcg_ipg_mstr_clk                     clock-controller@5d410000            2fsl,imx8qxp-lpcg             x]A             ^         4                                                                        h  pwm1_lpcg_ipg_clk pwm1_lpcg_ipg_hf_clk pwm1_lpcg_ipg_s_clk pwm1_lpcg_ipg_slv_clk pwm1_lpcg_ipg_mstr_clk                     clock-controller@5d420000            2fsl,imx8qxp-lpcg             x]B             ^         4                                                                        h  pwm2_lpcg_ipg_clk pwm2_lpcg_ipg_hf_clk pwm2_lpcg_ipg_s_clk pwm2_lpcg_ipg_slv_clk pwm2_lpcg_ipg_mstr_clk                     clock-controller@5d430000            2fsl,imx8qxp-lpcg             x]C             ^         4                                                                        h  pwm3_lpcg_ipg_clk pwm3_lpcg_ipg_hf_clk pwm3_lpcg_ipg_s_clk pwm3_lpcg_ipg_slv_clk pwm3_lpcg_ipg_mstr_clk                     clock-controller@5d440000            2fsl,imx8qxp-lpcg             x]D             ^         4                                                                        h  pwm4_lpcg_ipg_clk pwm4_lpcg_ipg_hf_clk pwm4_lpcg_ipg_s_clk pwm4_lpcg_ipg_slv_clk pwm4_lpcg_ipg_mstr_clk                     clock-controller@5d450000            2fsl,imx8qxp-lpcg             x]E             ^         4                                                                        h  pwm5_lpcg_ipg_clk pwm5_lpcg_ipg_hf_clk pwm5_lpcg_ipg_s_clk pwm5_lpcg_ipg_slv_clk pwm5_lpcg_ipg_mstr_clk                     clock-controller@5d460000            2fsl,imx8qxp-lpcg             x]F             ^         4                                                                        h  pwm6_lpcg_ipg_clk pwm6_lpcg_ipg_hf_clk pwm6_lpcg_ipg_s_clk pwm6_lpcg_ipg_slv_clk pwm6_lpcg_ipg_mstr_clk                     clock-controller@5d470000            2fsl,imx8qxp-lpcg             x]G             ^         4                                                                        h  pwm7_lpcg_ipg_clk pwm7_lpcg_ipg_hf_clk pwm7_lpcg_ipg_s_clk pwm7_lpcg_ipg_slv_clk pwm7_lpcg_ipg_mstr_clk                        chosen          /bus@5a000000/serial@5a060000         memory@80000000          lmemory           x           @         usdhc2-vmmc          2regulator-fixed       	  SD1_SPWR             -         -        6                   ;                     	interrupt-parent #address-cells #size-cells model compatible mmc0 mmc1 mmc2 serial0 serial1 serial2 serial3 device_type reg enable-method i-cache-size i-cache-line-size i-cache-sets d-cache-size d-cache-line-size d-cache-sets next-level-cache cache-level phandle #interrupt-cells interrupt-controller interrupts mbox-names mboxes #power-domain-cells #clock-cells fsl,pins ranges clock-frequency clock-output-names clocks clock-names assigned-clocks assigned-clock-rates power-domains clock-indices status pinctrl-names pinctrl-0 bus-width no-sd no-sdio non-removable fsl,tuning-start-tap fsl,tuning-step vmmc-supply cd-gpios wp-gpios fsl,num-tx-queues fsl,num-rx-queues phy-mode phy-handle fsl,magic-packet gpio-controller #gpio-cells #mbox-cells stdout-path regulator-name regulator-min-microvolt regulator-max-microvolt gpio enable-active-high 